Das FPSLIC ist flüchtig. Sowohl der Inhalt des SRAM als auch die Konfiguration des FPGA gehen beim Ausschalten verloren.
Nach dem Einschalten oder einem Reste muß sich das FPGA seine Daten aus einem EEPROM holen. In der Standardausführung hat das FPSLIC kein EEPROM on board so daß zum Booten des Systems ein externer Programmspeicher benötigt wird.
Hierfür gibt es das FPSLIC Support Device. Atmel hat zu jedem AT94Kxx ein passendes ATFSxx im Programm. Dieses serielle EEPROM verwendet ein spezielles Format zur FPGA Konfiguration. Es benötigt ein Clock-Signal sowie eine bidirektionale Signalleitung. Des weiteren muß Clock Enable gesetzt sein, um den Baustein auszuwählen.
Da das FPGA nur sequentiell lesen muß können, wenn nicht alles Daten in ein einzelnes Bauteil passen, diese seriellen EEPROM kaskadiert werden. Das FPGA muß nicht wissen, wie groß das angeschlossenen EEPROM ist, nachdem eines ausgelesen wurde schaltet es selbstständig seinen Data-Output ab und aktiviert den nächsten Nachbarn in der Kaskade.
Der Reseteingang des Hilfsbausteins wird mit dem FPSLIC-Reset verbunden, damit beide Bausteine gleichzeitig initialisiert werden. Ansonsten konnte das EEPROM asynchron zum FPGA werden.
In der Secure-Version des FPSLIC ist ein Konfiguarations-EEPROM auf dem Chip integriert.