In System Debuging

Da beim FPSLIC die Programmierung des FPGA des AVR gleichzeitig erfolgt, ergibt sich bei der Fehlersuche die Schwierigkeit: Ist es ein Software- oder ein Hardwareproblem? Zur Fehlersuche gibt im Rahmen des Entwicklungsprozess mehrere Debuggingmöglichkeiten. Wie beschrieben lassen sich FPGA und AVR jeweils einzeln in eine Simulation testen. Auch die gemeinsame Simulation beider Komponenten ist möglich.

Trotz all dieser Möglichkeiten der Simulation ist es oft erforderlich, direkt im echten System nach Fehlern zu suchen. Hierzu dient der JTAG ICE. Der Joint Test Access Port In-Circuit Emulator. Die JTAG-Schnittstelle ist in IEEE 1149.1 genormt. Der ICE ist ein Werkzeug, mit dem ein On Chip Debuging für alle AVR 8-bit Mikrokontroller und alle FPSLIC mit JTAG Unterstützung ermöglicht wird.

Bei der Emulation wird das Verhalten des Chips per Software simuliert. Beim On-Chip Debuging dagegen werden die zu testenden Anweisungen vom Zielsystem ausgeführt.

Das System Designer Software Paket unterstützt diese Art der Fehlersuche. Einige Sonderfälle sind jedoch zu beachten. Die Software kann Schrittweise ausgeführt werden, jedoch laufen I/O Operationen weiter, auch wenn ein Breakpoint erreicht wurde. Der Watchdog-Timer muß für diese Form des Debuggens abgeschaltet werden, da er sonst das Gerät zurücksetzt.